硅基锗沟道MOS器件技术的主要工艺步骤

锗同时具有高电子迁移率（3900cm2/V•s）和空穴迁移率（1900cm2/V•s），且与其他半导体相比，两种载流子迁移率值最接近，理应成为CMOS 器件的理想沟道材料。但是，由于无稳定锗基介质及低陷阱态界面匹配等材料和工艺难题，早年锗难于形成绝缘栅场效应器件，特别是n-沟器件。近年通过选择、优化高k介质及界面钝化工艺，以薄硅层钝化降低界面态密度，应用置换金属栅工艺等，Ge-MOS 器件技术研究取得显著进展。界定影响界面性能的电荷陷阱与降低其密度、消除其有害作用，是研制稳定可靠锗场效应器件的关键。图8.68为硅衬底上锗n-沟MOS 器件及栅叠层界面结构示意图。该图显示后栅工艺中，经原子层淀积形成的栅叠层由 W/TiN/HfO2及界面层构成。有两种不同界面钝化工艺：一种为由数原子层硅及其超薄 SiO2构成的界面层钝化，另一种由1nm Al2O3经等离子体氧化形成的GeOx界面层钝化。两者实验对比研究表明，经超薄硅界面层钝化与其他优选工艺结合，形成的Ge-NMOS 器件性能，显著优于由GeOx界面层与栅叠层形成的器件，具有较高沟道电子迁移率，可减弱正偏压温度不稳定效应（positive bias temperature instability,PBTT），增强器件可靠性。

相对于锗的n-沟器件，Ge-PMOS 制作技术进展更大。近年在P-沟锗 FinFET 研究中也取得突破，可以制作性能优于 SiGe沟道器件的立体栅应变 Ge-PMOS 器件。图8.69显示一种应用置换工艺，在STI隔离区之间形成硅基锗薄体的方法，其主要工艺步骤如下：

（1） 在300mm（100）硅片上形成STI 介质隔离槽。

（2）应用HCI 气相腐蚀，去除相邻STI 隔离槽介质之间适当深度的硅层。

（3）应用选择外延工艺，先在硅表面生长磷原子原位掺杂的 Sio.25Geo.75，作为应变弛豫缓冲层（Strain relaxed buffer, SRB），接着外延生长应变锗。

（4）选择刻蚀部分STI介质层后，形成可用于制造P-沟晶体管的Ge 薄体。这种硅片上异质薄体结构形成方法，也可能用于形成皿-V族化合物等半导体薄体。

P-沟锗 FinFET 制作采用置换金属栅（RMG）、原位掺杂源漏区外延及离子注入等基础工艺。在锗薄体表面外延生长超薄硅界面钝化层，形成SiO2/HfO2栅介质，以钛作功函数金属，与钨结合形成栅电极。在斜入射硼离子注入S/D延伸区后，原位硼掺杂外延生长Sio.25 Geo.75或锗源漏区，并以硼离子注入提高掺杂浓度，淀积 Ti/TiN/W 叠层作源漏区接触金属。器件测试表明，这种工艺形成的应变锗P-沟立体栅晶体管，具有较高驱动电流与较低漏电流，优于 SiGe 沟道器件。通过薄硅层界面态钝化、氢高气压退火（HPA）、栅叠层选择等多种工艺优化，研制的锗n-沟与p-沟器件性能不断改进。例如，锗纳米线环栅 PMOS晶体管，其沟道空穴迁移率峰值可达 600 cm2/V•s。